固态太赫兹器件及应用

DOI:10.12450/j.gtdzx.202405003

基于101.6 mm晶圆 35 nm InP HEMT工艺的340 GHz低噪声放大器芯片研制

孙 远 陈忠飞 陆海燕 吴少兵 任春江 王维波 章军云
(南京电子器件研究所,南京,210016)

2024-07-22收稿,2024-09-11收改稿

摘要:实现了在101.6 mm InP晶圆上制备35 nm的增强型InP高电子迁移率晶体管。通过InAs复合沟道外延结构设计,使得室温二维电子气迁移率面密度乘积达到4.2×10^{16}/(V·s)。采用了铂钛铂金埋栅工艺技术,典型器件最大跨导达到2 900 mS/mm,电流增益截止频率达到460 GHz,最高振荡频率为720 GHz。同时研制出340 GHz低噪声放大器芯片,在310~350 GHz内小信号增益22~27 dB,噪声系数在8 dB以下。建立了340 GHz InP低噪声放大器芯片技术平台,为太赫兹低噪声单片微波集成电路的发展奠定基础。

关键词:磷化铟(InP);高电子迁移率晶体管(HEMT);电子束直写;太赫兹;低噪声放大器
中图分类号:TN322;TN43 **文献标识码:**A **文章编号:**1000-3819(2024)05-0379-05

Preparation of a 340 GHz Low-noise Amplifier Based on 101.6 mm Wafer 35 nm InP HEMT Process

SUN Yuan CHEN Zhongfei LU Haiyan WU Shaobing REN Chunjiang WANG Weibo ZHANG Junyun
(*Nanjing Electronic Devices Institute*, *Nanjing*, 210016, *CHN*)

Abstract: Fabrication of 35 nm enhancement-mode InP high electron mobility transistors on 101.6 mm InP wafer was achieved. By utilizing InAs composite channel structure, the product of the room temperature two dimensional electron gas mobility and sheet density reached 4.2×10^{16}/(V·s). Using PtTiPtAu buried gate technology, the peak transconductance of the typical device reached 2 900 mS/mm, the cutoff frequency reached 460 GHz, the maximum oscillation frequency reached 720 GHz. Meanwhile, a 340 GHz low-noise amplifier was prepared, with a small signal gain of 22-27 dB and a noise figure below 8 dB were achieved within the frequency range of 310-350 GHz. The technology platforms of 340 GHz InP low-noise amplifier were established, which paved the way for the developments of terahertz low-noise monolithic microwave integrated circuit.

Key words: InP; high electron mobility transistor (HEMT); electron beam lithography; terahertz; low-noise amplifier

引 言

340 GHz作为太赫兹频段重要的大气窗口频率之一,具有宽频、穿透性好、安全性高等特点,在成像雷达、太赫兹通信及深空探测等领域的应用需求与日俱增。针对这些应用需要,磷化铟高电子迁移率晶体管(High electron mobility transistor,

* 联系作者:E-mail: sunyuan@cetc.com.cn

HEMT)获得了迅速的发展。相对于SiGe、GaN晶体管而言,InP晶体管具有更优秀的频率特性[1];对于同样具有高频率特性的InP异质结双极性晶体管(Heterojunction bipolar transistor, HBT)而言,由于HBT存在两个PN结,基极电流和集电极电流都会成为噪声来源,而InP HEMT中只存在很小的栅漏电流,其低噪声特性更加优异,所以InP HEMT是高性能太赫兹低噪声单片微波集成电路(Monolithic microwave integrated circuit, MMIC)研制的首选平台[2]。另外由于器件频率特性和栅长成反比,为了使工作频率延伸至340 GHz,晶体管栅长需要进一步缩小[3]。对于InP HEMT来说,35 nm栅长器件的截止频率(f_T)通常高于380 GHz,最大振荡频率(f_{MAX})可接近1 THz左右[4],非常适合340 GHz及以上频率的低噪声放大器研制。美国诺格公司采用35 nm InP HEMT工艺研制的300~340 GHz低噪声放大器增益可达20 dB以上,噪声系数8 dB[5];德国弗朗霍夫研究所采用35 nm GaAs mHEMT工艺研制出了280~320 GHz低噪声放大器MMIC,增益达到25 dB以上[6]。

然而,在栅长与材料外延层厚度进一步缩小的过程中,InP HEMT器件会出现严重的短沟道效应,阻碍了低噪声放大器性能的提升。另外为了进一步提高InP晶体管的频率特性,需要解决高In组分外延材料中晶格失配以及如何进一步提升器件跨导等问题。本文通过InAs复合沟道技术、复合势垒及Pt埋栅工艺等关键技术的攻关,实现了高增益、宽频带的340 GHz低噪声放大器MMIC研制。

1 材料设计与器件制备

1.1 外延材料结构

对于InP HEMT器件来说,外延材料的迁移率和二维电子气浓度决定了器件频率特性以及最终的电路性能。InP HEMT常用外延体系为InGaAs/InAlAs/InP,由于该结构的能带特征,理论上希望势垒层和沟道层材料的导带能级差(ΔE_c)尽可能大,从而形成更深的势阱,提高电子气浓度。对于沟道InGaAs材料,其禁带宽度随着In含量的增大而减小,即当沟道为InAs材料时,理论上ΔE_c最大,整体材料的二维电子气浓度达到最大值。另外电子本征迁移率和饱和速率与电子有效质量成反比,而InGaAs材料随着In组分的增大,其电子有效质量变小。对于InAs材料,其理论室温迁移率能够达到20 000 $cm^2/(V\cdot s)$[7]。为了达到最优的迁移率和二维电子气浓度,本文采用了InAs材料作为沟道层,其结构示意图如图1所示。



图1 340 GHz InP HEMT低噪声放大器外延材料结构

Fig.1 Epitaxial layer structure of 340 GHz InP HEMT low-noise amplifier

但是采用InAs材料作为沟道也存在明显问题。当In组分超过0.7时晶格失配问题越来越突出,沟道层的生长缺陷导致载流子散射增多,将严重影响材料迁移率。针对此问题,本文采用了$In_{0.53}Ga_{0.47}As$/InAs/$In_{0.53}Ga_{0.47}As$复合沟道设计,利用该量子阱体系增大二维电子气势阱深度,并同时控制InAs厚度小于临界厚度来抑制晶格失配所导致的应力弛豫问题,达到晶格匹配与迁移率面密度乘积的平衡;其次,欧姆接触电阻是影响器件高频性能的关键因素,这里采用30 nm的重掺杂InGaAs作为帽层材料,保证器件具有极低的欧姆接触电阻;另外,为了降低短沟道效应的影响,势垒层及沟道层厚度进行了适当减薄,以满足HEMT器件等比例缩放原则。由此设计生长出的材料的室温二维电子气迁移率面密度乘积为$4.2\times10^{16}/(V\cdot s)$。

1.2 35 nm InP HEMT器件制备工艺

对于典型HEMT器件,截止频率f_T及最大频率f_{MAX}可以分别表示为[8]:

$$\frac{1}{2\pi f_T}=\frac{C_{gs}+C_{gd}}{g_m}+C_{gd}\times(R_s+R_d)\times\left[1+\left(1+C_{gs}/C_{gd}\right)g_d/g_m\right] \tag{1}$$

$$f_{MAX}=\frac{f_T}{2\sqrt{(R_i+R_s+R_g)g_d+2\pi f_T R_g C_{gd}}} \tag{2}$$

其中C_{gs}为栅源电容,C_{gd}为栅漏电容,g_m为跨导,g_d为输出电导,R_s为源级电阻,R_d为漏极电阻,R_g为栅极电阻,R_i为输入电阻。式(1)的第一项可表示为:

$$\frac{C_{gs}+C_{gd}}{g_m}=\frac{L_g}{v_{ave}} \tag{3}$$

其中L_g为栅长,v_{ave}为电子平均速度。从上述公式可以看出,减小栅长将有助于降低栅源及栅漏电容,同时提高器件跨导,以此提高器件f_T。另外降低R_s和R_d也有助于f_T和f_{MAX}的提高。尤其是对于f_{MAX},除了源级和漏极电阻外,R_i与器件$1/g_m$有关,有$R_i \propto 1/g_m$,即通过提高跨导,可以降低R_i。R_g电阻由栅金属的方阻以及长宽尺寸决定,通过选取低方阻栅金属体系及合适的栅形貌,可以极大地降低R_g,以此达到提升f_{MAX}的目的。由以上讨论可得,为了使得器件频率特性进一步提高,在工艺上需要重点关注栅及源漏欧姆工艺。

InP HEMT器件采用35 nm“T”型栅工艺,由电子束直写一次成型技术实现。整套栅工艺流程建立在原70 nm mHEMT工艺的基础上[9],通过对直写线宽的缩小和电子束胶型的改进,实现了35 nm栅工艺的突破,典型成品器件截面示意图和电子显微镜图如图2所示。由于栅长较小,栅脚附近栅阻较大,故采用“T”型结构,通过适当增大栅帽的长宽,来达到降低栅阻从而提升f_{MAX}的目的。同时采用Pt埋栅工艺,一方面,Pt向沟道层扩散,减小了栅－沟道间距,极大程度上抑制了短沟道效应,增强了栅对沟道的控制,使得跨导及频率特性进一步提高;另一方面,Pt埋栅工艺制备的InP HEMT器件具有增强型晶体管性能特征,其正常工作时静态电流更低,更适合低功耗器件的应用。器件欧姆接触使用非合金工艺,受益于外延材料采用了重掺杂帽层结构,其欧姆接触电阻(R_c)仅为35 mΩ•mm。



图2　35 nm InP HEMT器件:(a)截面示意图;(b)栅截面扫描电镜图

Fig.2　The 35 nm InP HEMT device: (a) Schematic of the structure; (b) Cross-section SEM image

器件制备基于南京电子器件研究所(NEDI)的101.6 mm(4英寸)化合物半导体制造平台,主要工艺流程包括隔离制作、源漏光刻及金属化、35 nmT型栅制作及钝化介质生长、薄膜金属电阻及布线金属化、背面减薄和背孔刻蚀等。为了保证良好的隔离度,器件隔离采用台面湿法腐蚀实现;为了适应340 GHz工作的需要,芯片厚度减薄至50 μm以下;器件背孔采用低损伤刻蚀技术,降低了强等离子体对有源区击穿的可能。

2　直流及微波测试

2.1　典型器件直流测试及小信号测试结果

35 nm InP HEMT器件的I-V特性及漏压V_d=1 V时的转移特性测试结果分别如图3(a)、(b)所示,测试管芯为2×20 μm模型管。I-V特性图表明该InP晶体管的短沟道效应得到了很好地控制,V_d=1 V时的最大电流达到1 190 mA/mm,且器件不存在明显的翘曲效应(Kink effect),这得益于复合势垒及Pt栅工艺的应用,有效降低了表面态的产生;转移特性表明,增强型InP HEMT器件在V_d=1 V时具有2 900 mS/mm的最大跨导水平,这是由于Pt埋栅工艺导致栅－沟道间距的进一步减少,栅控能力得到提升,同时也使得等效势垒厚度降低,阈值电压(V_{th})及夹断电压(V_p)正偏,V_p=－0.15 V,V_{th}=＋0.05 V,表现出典型的增强型器件特征。



图3　35 nm InP HEMT器件:(a)输出特性曲线;(b)转移特性曲线

Fig.3　The 35 nm InP HEMT device: (a) Output characteristic curves; (b) DC transfer curves

器件小信号S参数测试选用2×20 μm模型管,测试频带为0.2～110.0 GHz。测试校准采用LRRM去嵌校准方案,利用片上加工的校准件进行在片校准去嵌。对于35 nm增强型InP HEMT器件,其S参数、最大正向电流增益(H_{21})、最大单向功率增益(U_{mason})及最大稳定/资用增益(MSG/MAG)随频率变化曲线如图4所示,此时的直流偏置为V_d=1 V、V_g=0.3 V。通过－20 dB/dec规律进行外推,得到器件f_T为460 GHz,f_{MAX}为720 GHz。



图4 35 nm InP HEMT器件:(a)S参数测试曲线图;(b)H_{21}、U_{mason}、MSG/MAG测试曲线图

Fig.4 The 35 nm InP HEMT device: (a) Measured S-parameters curves; (b) Measured H_{21}, U_{mason} and MSG/MAG curves

2.2 340 GHz低噪声放大器芯片性能

采用35 nm InP HEMT工艺平台制备的340 GHz低噪声放大器芯片[图5(a)所示]具有宽频、高增益及低噪声的特点。其电路原理图如图5(b)所示,为了使得器件增益尽可能高的同时简化电路结构,采用共源式放大结构。另外为了降低传输线损耗及匹配损耗,电路结构基于共面波导的传输形式,采用了7级共源级联结构设计。

电路仿真基于器件小信号和噪声模型,小信号模型由0.2~110.0 GHz管芯测试结果提参并外推至340 GHz附近,并结合140~220 GHz、260~340 GHz等频段测试数据进行优化迭代得到。



图5 340 GHz低噪声放大器:(a)芯片显微镜照片;(b)简化的电路原理图

Fig.5 The 340 GHz low-noise amplifier: (a) Microphotograph of the chip; (b) Simplified schematic of the circuit

电路室温性能仿真与测试结果如图6(a)、(b)所示。电路在片小信号测试所用偏置为V_d=1 V、V_g=0.25 V,静态电流为35 mA。芯片装架后在电科思仪进行了噪声系数测试,测试方法为Y因子法。图6(a)表明,芯片在310~350 GHz频带内增益为22~27 dB,增益平坦度≤±2.5 dB,工作频段内输入输出驻波性能良好。图6(b)所示340 GHz低噪声放大器芯片的噪声系数(NF)为5.6~7.2 dB。



图6 340 GHz低噪声放大器芯片仿真与测试结果:(a)小信号仿真与实测曲线;(b)噪声系数测试曲线

Fig.6 Simulated and measured results of the 340 GHz low-noise amplifier: (a) Simulated and measured small signal curves; (b) Measured noise figure curve

此外,为了表征高低温特性,芯片装架后进行了三温电性能测试,测试结果如图7所示。高温(85℃)下芯片电性能和常温基本一致,低温(−55℃)下由于材料迁移率、二维电子气浓度的提高等因素,芯片增益整体提高了1~2 dB。表1列举了最新的340 GHz附近国际主流放大器性能情况,本文所研制的340 GHz低噪声放大器带宽、增益及噪声系数基本与国外35 nm InP HEMT低噪声放大器性能相一致,比130 nm SiGe工艺制备的低噪声放大器性能更高。



图7 340 GHz低噪声放大器芯片−55、85和25℃下的测试结果:(a)增益测试曲线;(b)输入驻波比($VSWR_{in}$)与输出驻波比($VSWR_{out}$)测试曲线

Fig.7 Measured results of the 340 GHz low-noise amplifier at −55, 85 and 25℃: (a) Measured gain characteristic curves; (b) $VSWR_{in}$ and $VSWR_{out}$ characteristic curves

表1　340 GHz放大器性能对比表

Tab.1　Performance comparison of the 340 GHz amplifiers

Reference	Institute	Technology	Frequency/GHz	Gain/dB	Noise figure/dB
[2]	Northrop Grumman	35 nm InP HEMT	300-340	20-22	8.0
[3]	Fraunhofer	35 nm GaAs mHEMT	280-320	28-29	8.0
[10]	Fujitsu	80 nm InP HEMT	270-300	14-16	—
[11]	Tsinghua University	130 nm SiGe BiCMOS	250-310	12-15	—
This work	NEDI	35 nm InP HEMT	310-350	22-27	5.6-7.2

3　结　论

应用101.6 mm晶圆35 nm InP HEMT工艺实现了340 GHz低噪声放大器MMIC的研制,典型器件跨导峰值达到2 900 mS/mm,f_T达到460 GHz,f_{MAX}达到720 GHz;低噪声放大器MMIC芯片在310～350 GHz频带内增益达到22～27 dB,噪声系数达到8 dB以下。该款产品具有高增益、宽频带和低噪声的特性,实现了340 GHz频段附近固态有源低噪声放大器技术平台的建立,为将来更高频率太赫兹有源器件研制提供研究基础。

参　考　文　献

[1] 郭方金,王维波,陈忠飞,等. 太赫兹固态放大器研究进展[J]. 电子技术应用,2019,45(8):19-25.

[2] Samoska L A. An overview of solid-state integrated circuit amplifiers in the submillimeter-wave and THz regime[J]. IEEE Trans Terahertz Sci Technol, 2011, 1(1): 9-24.

[3] Mei X B, Yoshida W, Lange M, et al. First demonstration of amplification at 1 THz using 25 nm InP high electron mobility transistor process [J]. IEEE Electron Device Lett, 2015, 36(4): 327-329.

[4] Mei X B, Yoshida W, Deal W, et al. 35 nm InP HEMT for millimeter and sub-millimeter wave applications [C]. 2007 International Conference on Indium Phosphide and Related Materials(IPRM). Matsue, Japan: IEEE, 2007: 59-62.

[5] Deal W R, Leong K, Mei X B, et al. Scaling of InP HEMT cascode integrated circuits to THz frequencies [C]. 2010 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS). Monterey, CA, USA: IEEE, 2010: 1-4.

[6] Tessmann A, Leuther A, Wagner S, et al. A 300 GHz low-noise amplifier S-MMIC for use in next-generation imaging and communication applications [C]. IEEE MTT-S Int Microwave Symp. Honolulu, HI, USA: IEEE, 2017: 760-763.

[7] Kim D H, Alamo J A. Scalability of sub-100 nm InAs HEMTs on InP substrate for future logic applications [J]. IEEE Trans Electron Devices, 2010, 7(57): 1504-1511.

[8] Tasker P J, Hughes B. Importance of source and drain resistance to the maximum f_T of millimeter-wave MODFETs [J]. IEEE Electron Device Lett, 1989, 10(7): 291-293.

[9] 吴少兵,王维波,郭方金,等. 基于70 nm GaAs MHEMT工艺的W波段低噪声放大器[J]. 固体电子学研究与进展, 2017, 37(2): 94-98.

[10] Hamada H, Tsutsumi T, Sugiyama H, et al. Millimeter-wave InP device technologies for ultra-high speed wireless communications toward beyond 5G[C]. 2019 IEEE International Electron Devices Meeting (IEDM). San Francisco: IEEE, 2019: 182-185.

[11] Li X, Chen W, Zhou P, et al. A 250-310 GHz power amplifier with 15 dB peak gain in 130 nm SiGe BiCMOS process for terahertz wireless system [J]. IEEE Trans Terahertz Sci Technol, 2022, 12(1): 1-12.

孙　远(SUN Yuan)　男,1992年生,江苏宜兴人,2014年毕业于东南大学,获学士学位,2019年毕业于南京大学,获博士学位。现为南京电子器件研究所工程师,主要从事化合物半导体工艺与器件性能研究。