

增强型 AlGaIn/GaN 槽栅 HEMT 研制与特性分析

郝跃, 王冲*, 倪金玉, 冯倩, 张进城, 毛维

西安电子科技大学微电子研究所, 宽禁带半导体材料与器件重点实验室, 西安 710071

* 联系人, E-mail: wangchong197810@hotmail.com

收稿日期: 2007-11-15; 接受日期: 2008-03-20

国家自然科学基金资助项目(批准号: 60736033)

摘要 成功研制出蓝宝石衬底的槽栅增强型 AlGaIn/GaN HEMT. 栅长 1 μm , 源漏间距 4 μm , 槽深 10 nm 的器件在 1.5 V 栅压下饱和电流达到 233 mA/mm, 最大跨导 210 mS/mm, 阈值电压为 0.12 V, 器件在 500 $^{\circ}\text{C}$ N_2 气氛中 5 min 退火后阈值电压提高到 0.53 V. 深入研究发现, 当器件槽深 15 nm 时, 相比槽深 10 nm 器件饱和电流和跨导有所减小, 但阈值电压从 0.12 V 提高到 0.47 V. 利用不同刻蚀深度 AlGaIn/GaN 异质结的 C - V 特性, 深入研究了阈值电压、栅控能力与刻蚀深度的关系.

关键词

增强型高电子迁移率晶体管
AlGaIn/GaN
槽栅
阈值电压

AlGaIn/GaN 异质结高电子迁移率晶体管(HEMT)在高温器件及大功率微波器件方面已显示出得天独厚的优势^[1-2], 追求器件高频率、高压、高功率特性吸引了众多学者进行研究. 近年来, 由于高压开关和高速电路的驱动, GaN 增强型器件成为关注的又一研究热点. 由于 AlGaIn/GaN 异质结生长完成后, 异质结界面就存在大量二维电子气(2DEG), 当材料制作成器件加负栅压后才能将 2DEG 耗尽而使沟道夹断, 即常规 AlGaIn/GaN HEMT 为耗尽型器件. 但在数字电路、高压开关等领域应用时需要增强型器件, 确保只加正栅压才有工作电流. Lanford 等人^[3]采用刻蚀掉 AlGaIn/GaN 异质结的一部分 AlGaIn 层制作槽栅结构, 利用肖特基结对 2DEG 的耗尽作用来实现增强型器件; Wang 等人^[4]采用对栅区域注入 F 离子的方法也实现了增强型器件; Liu 等人^[5]采用 AlInGaIn/GaN 异质结也实现了非槽栅的增强型器件. 本文报道了成功研制的新型槽栅增强型 AlGaIn/GaN HEMT 特性, 并分析了栅槽的深度和高温退火对器件特性的影响.

1 增强型器件的实现

采用 MOCVD 方法在蓝宝石衬底基片(0001)面上外延生长了 AlGaIn/GaN 异质结. 蓝宝石衬底厚度为 330 μm , 材料层结构由下而上依次为: 3 μm 未掺杂 GaN 外延层; 5 nm 未掺杂 AlGaIn 隔离层; 12 nm Si 掺杂 AlGaIn 层(Si 掺杂浓度 $2 \times 10^{18} \text{ cm}^{-3}$); 5 nm 未掺杂 AlGaIn 帽层. PL 谱测量后计算得到的 AlGaIn 层 Al 组份为 27%(Al_{0.27}Ga_{0.73}N). Hall 效应测量显示, 室温下蓝宝石衬底上生长的材料的 2DEG 电子迁移率 μ_n 和面密度 N_s 分别为 $1267 \text{ cm}^2/\text{Vs}$ 和 $1.12 \times 10^{13} \text{ cm}^{-2}$. 研制的增强型 HEMT 的材料结构如图 1 所示, 它的材料结构与耗尽型结构是完全兼容的.

器件台面隔离采用 ICP 干法刻蚀, 刻蚀深度为 150 nm, 刻蚀速率为 100 nm/min; 源漏欧姆接触采用 Ti/Al/Ni/Au(30/180/40/60 nm)850 $^{\circ}\text{C}$ N_2 中退火. 在做好栅掩模后采用 ICP 干法刻蚀槽栅, 选择了 10 和 15 nm 两个栅槽深度, 刻蚀速率为 0.1 nm/s, 刻蚀偏压为 50 V. 做完栅槽刻蚀后立即进行栅金属蒸发, 栅金属




图1 增强型 AlGaIn/GaN 槽栅 HEMT 结构图

采用 Ni/Au(30/200 nm) 制备的 AlGaIn/GaN HEMT 栅长为 1 μm, 栅宽为 100 μm, 源漏间距为 4 μm, 栅处于源漏间正中央。肖特基 $C-V$ 测试结构内外环直径分别为 120 和 200 μm, TLM 结构宽度为 100 μm, 两测试结构都与 HEMT 在同一片材料上制作, 并规则的分布于器件周围, TLM 计算得到接触电阻 R_c 为 $0.63 \Omega \cdot \text{mm}$, 比接触电阻 $1.2 \times 10^{-5} \Omega \cdot \text{cm}^2$ 。使用 HP4156B 精密半导体参数测试仪测试了器件直流特性, $C-V$ 测试采用 Keithley 590 $C-V$ 分析仪进行。

2 结果和讨论

在漏偏置电压为 5 V 下, 我们对未刻蚀栅槽的耗尽型 HEMT 与槽深分别为 10 和 15 nm 的增强型 HEMT 进行了转移特性测试, 如图 2 所示。从图 2 可以明显的看出器件在刻蚀栅槽后阈值电压向正方向移动, 未刻蚀栅槽时阈值电压为 -2.2 V, 在刻蚀栅槽为 10 nm 时阈值电压为 0.12 V, 在刻蚀栅槽为 15 nm 时阈值电压为 0.47 V。刻蚀栅槽后, 由于 AlGaIn 层的厚度减薄, AlGaIn/GaN 异质结界面 2DEG 更容易受到肖特基势垒耗尽作用的影响; 刻蚀过程中可能引入表面损伤, 引起负电荷聚集效应。这些因素都会引起饱和电流下降, 阈值电压正移。所以栅压为 1.5 V 时未刻蚀栅槽的器件饱和电流为 535 mA/mm, 而刻蚀栅槽 10 和 15 nm 后饱和电流分别减小到 233 和 145 mA/mm。

图 3 为未刻蚀栅槽的耗尽型 HEMT 与槽深分别为 10 nm 和 15 nm 的增强型 HEMT 最大跨导对比, 漏偏压为 5 V。槽深为 10 nm 的增强型 HEMT 最大跨导




图2 不同刻蚀深度的器件转移特性对比




图3 不同刻蚀深度的器件跨导对比

达到 210 mS/mm, 而未刻蚀栅槽的器件最大跨导为 171 mS/mm, 槽深 15 nm 的器件最大跨导为 162 mS/mm。器件刻槽后 AlGaIn 层减薄, 这使得栅对沟道载流子的控制能力增强, 所以槽深 10 nm 的器件跨导有所提高, 但当槽深较大后 AlGaIn 层过薄, 沟道载流子迁移率更容易受到等离子体刻蚀的影响, 所以槽深 15 nm 的器件跨导没有进一步增大。控制等离子体的刻蚀损伤对器件特性的提高至关重要。

图 4 给出了未刻蚀栅槽的耗尽型 HEMT 与槽深分别为 10 和 15 nm 的增强型 HEMT 栅反向泄漏电流的对比。当栅区域的 AlGaIn 层被 ICP 刻蚀中的离子轰击后, 表面会产生一定的刻蚀损伤, N 空位的增加^[6]和表

面缺陷的增多都会造成肖特基泄漏电流的增大. 而且刻蚀后的器件栅都制作在 Si 掺杂 AlGaIn 的层上, 掺杂导致的电子隧穿效应^[7]也增大了肖特基泄漏电流. 减小肖特基泄漏电流, 需要进一步降低刻蚀自偏压, 并将肖特基栅制作在未掺杂的 AlGaIn 上. 图 5 为槽深 10 nm 增强型 HEMT 输出特性.




图 4 不同刻蚀深度的器件栅泄漏电流对比




图 5 槽深 10 nm 增强型 HEMT 输出特性

进一步研究在退火条件下, 增强型 HEMT 特性的变化, 这是一个十分关注的问题^[8-10]. 对槽深 10 nm 增强型 HEMT 进行了 500°C 下 N₂ 气氛退火 5 min, 退火前后的转移特性和跨导曲线如图 6 和 7 所示. 退火后槽深 10 nm 增强型 HEMT 在 1.5 V 栅压下的饱和电流下降了 25.9%, 最大跨导仅下降 6.5%, 但阈值电压从 0.12 V 提高到 0.53 V. 器件退火后饱和电流下降是

由于高温退火后肖特基势垒高度提高从而影响到 2DEG 密度. 2DEG 密度与肖特基势垒高度关系可以表示为

$$N_{S2D} = \sigma_{pol} / q - (\epsilon_0 \epsilon_i / dq^2)(q\Phi_B - \Delta E_C) + N_D(d - d_i)^2 / 2d, \quad (1)$$

其中 N_{S2D} 为 2DEG 密度, σ_{pol} 为极化电荷, q 为电子电量, ϵ_0 和 ϵ_i 分别为空气和 AlGaIn 的介电常数, $q\Phi_B$ 为肖特基势垒高度, ΔE_C 为导带不连续性, N_D 为 AlGaIn 掺杂浓度, d 和 d_i 分别为 AlGaIn 层总厚度和空间隔离层的厚度. 从(1)式看出, 提高的势垒高度减小了 2DEG 密度, 所以造成器件饱和电流的下降. 器件退火后阈值电压向正方向移动也是同样的原因引起. 阈值电压




图 6 槽深为 10 nm 器件退火前后转移特性对比




图 7 槽深为 10 nm 器件退火前后跨导对比

V_T 与势垒高度的关系又可以表示为

$$V_T = \Phi_B - \frac{\Delta E_C}{q} - \frac{qN_D(d-d_i)^2}{2\varepsilon_0\varepsilon_1} - \frac{\sigma_{pol}}{\varepsilon_0\varepsilon_1}d. \quad (2)$$

当肖特基势垒升高, 栅对 2DEG 的耗尽作用增强, 使器件阈值电压向正方向移动.

进一步, 利用 $C-V$ 的测试研究不同刻蚀条件的 AlGaIn/GaN 异质结载流子分布和耗尽电压的变化. 在频率为 1 MHz 下进行 $C-V$ 测试. 从图 8 可以看出, 未刻蚀的材料耗尽电压为 -2.3 V, 与耗尽型器件的阈值电压相近; 而刻蚀 10 nm 的材料 $C-V$ 耗尽电压向正向移动到了 0 V 附近, 刻蚀 15 nm 的材料 $C-V$ 电容在偏压为 0.3 V 时还没有明显的电容平台, $C-V$ 耗尽电压的测试结果也对应了不同槽深的增强型 AlGaIn/GaN HEMT 的阈值电压. 当 $C-V$ 的测试电压大于 0.5 V 后, 由于肖特基正偏电流的问题, $C-V$ 测试结果会出现由于等效模型计算而造成的异常, 所以图 8 中仅显示了正偏电压小于 0.5 V 的曲线. 从图 8 中可以看




图 8 不同刻蚀深度异质结材料肖特基 $C-V$ 特性对比

出未刻蚀的材料 $C-V$ 电容最大为 67 pF, 而刻蚀 10 nm 的材料 $C-V$ 电容最大达到 116 pF, 刻蚀 15 nm 的材料 $C-V$ 电容在偏压为正后还没有明显电容平台. 当 $C-V$ 测试正偏电压接近 0.5 V 后, 槽深 15 nm 的器件由于肖特基正偏漏电较大造成 $C-V$ 测试等效模型计算不准确, 而且半导体中刻蚀引起的缺陷态浓度过高会导致载流子跟不上 $C-V$ 测试的频率, 这两个因素都可能造成槽深 15 nm 的 $C-V$ 曲线没有出现电容平台. 异质结 $C-V$ 电容越大反映出肖特基结对载流子的控制能力越强. 刻蚀 10 nm 的材料 $C-V$ 电容峰值比未刻蚀材料的 $C-V$ 电容峰值大将近一倍, 但从制作出的器件最大跨导值的对比却远未到一倍, 这说明器件的欧姆接触电阻影响了 10 nm 槽深增强型 HEMT 跨导进一步提高的空间, 而我们用 $C-V$ 电容峰值比较仅能得到本征跨导间的对应关系.

3 结论

采用槽栅结构实现了饱和电流 233 mA/mm, 最大跨导 210 mS/mm, 阈值电压为 0.12 V 的增强型 AlGaIn/GaN HEMT, 并实现了退火后阈值电压为 0.53 V (该电压已经能够适用于开关器件和高速数字器件). 重点研究了不同的槽深对增强型 AlGaIn/GaN HEMT 特性的影响, 当槽深增大时阈值电压明显增大, 但 AlGaIn 层过薄时饱和电流下降较为明显, 这就需要对器件阈值电压和饱和电流进行折中考虑, 选择最佳栅槽深度, 使在提高阈值电压的同时保证器件的电流和跨导受到较小影响. 退火过程中栅肖特基势垒高度得到提高, 而提高的肖特基势垒高度对沟道的 2DEG 有明显耗尽作用, 这是引起器件饱和电流下降及阈值电压增大的主要原因.

参考文献

- 1 Kumar V, Lu W, Schwindt R, et al. AlGaIn/GaN HEMTs on SiC with f_T over 120 GHz. IEEE Electron Device Lett, 2002, 23(8): 455—457 [\[DOI\]](#)
- 2 Koudymov A, Wang C X, Adivarahan V, et al. Power stability of AlGaIn/GaN HEMTs at 20 W/mm in the pinched-off operation mode. IEEE Electron Device Lett, 2007, 28(1): 5—8 [\[DOI\]](#)
- 3 Lanford W B, Tanaka T, Otaki Y, et al. Recessed-gate enhancement-mode GaN HEMT with high threshold voltage. Electron Lett, 2005, 41(7): 449—450 [\[DOI\]](#)
- 4 Wang R N, Cai Y, Tang W, et al. Planar integration of E/D-Mode AlGaIn/GaN HEMTs using fluoride-based plasma treatment. IEEE Electron Device Lett, 2006, 27(8): 633—635 [\[DOI\]](#)

5 Liu Y, Egawa T, Jiang H. Enhancement-mode quaternary AlInGa_N/Ga_N HEMT with non-recessed-gate on sapphire substrate. *Electron Lett*, 2006, 42(15): 884—885[DOI]

6 Shul R J, Zhang L, Baca A G, et al. Inductively coupled high-density plasma-induced etch damage of Ga_N MESFETs. *Solid-State Electron*, 2001, 45 (1): 13—16[DOI]

7 Zhang H, Miller E J, Yu E T. Analysis of leakage current mechanisms in Schottky contacts to Ga_N and Al_{0.25}Ga_{0.75}N/Ga_N grown by molecular-beam epitaxy. *J Appl Phys*, 2006, 99(2): 023703-1—023703-5

8 Takuma N, Naruhisa M, Toshiyuki O, et al. Improvement of DC and RF characteristics of AlGa_N/Ga_N high electron mobility transistors by thermally annealed Ni/Pt/Au schottky gate. *Jpn J Appl Phys*, 2004, 43(4B): 1925—1929[DOI]

9 Ambacher O, Smart J, Shealy R, et al. Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGa_N/Ga_Nheterostructures. *J Appl Phys*, 1999, 85(6): 3222—3229[DOI]

10 Drozdovski N V, Caverly R H. Ga_N-based high electron-mobility transistors for microwave and RF control applications. *IEEE Microwave Theory Techs*, 2002, 50(1): 4—8[DOI]

2009低碳技术国际学术会议征稿通知

时间地点: 2009年9月15~18 日, 北京

网址: www.ISLCT2009.com

会议主席: 徐建中院士 (中国)

合作主席: 佐藤幹夫博士 (日本)

송진수博士 (韩国)

主办单位:

中国工程热物理学会

日本机械工程学会能源系统分会

韩国新能源和可再生能源学会

会议主题

大气中二氧化碳含量的提高造成全球气候变暖, 导致干旱、海平面上升和更多的灾害。低碳技术可以防止灾难性的气候变化, 并可以减少全球有限能源的消耗率。低碳经济和绿色能源的发展不但可以保护环境, 还可以造成新的经济增长。

征文内容

(1) 制造业、农业、交通、工业过程和能源开发等方面的高效节能技术。

(2) 二氧化碳减排技术, 包括清洁煤燃烧, 低排量烃燃料、氢和混合燃料动力技术, 以及碳捕获和存储技术。

(3) 新能源和可再生能源技术, 例如: 生物质能、地热能、水能、太阳能、潮汐能、波浪能和风能。

(4) 化石燃料和二氧化碳排放造成环境污染的控制技术及环境保护技术。

重要日期

提交 800 字英文摘要: 2009 年 3 月 31 日

论文接收函: 2009 年 4 月 30 日

提交论文全文: 2009 年 7 月 1 日