可调可重构的环形振荡器物理不可克隆函数

麻超方^{1,2)}, 叶靖^{1,2)*}, 李晓维^{1,2)}, 李华伟^{1,2,3)}, 胡瑜^{1,2)}

¹⁾(中国科学院计算技术研究所计算机体系结构国家重点实验室 北京 100190)

²⁾(中国科学院大学 北京 100190)

³⁾(鹏城实验室 深圳 518000)

(yejing@ict.ac.cn)

摘 要: 针对环形振荡器物理不可克隆函数均匀性与独特性不够理想的问题, 提出一种可调可重构的环形振荡器物理不可克隆函数设计. 该设计包含可重构环形振荡器模块、整合器模块和裁决器模块. 可重构环形振荡器模块由多个独立且具有相同设计的可重构环形振荡器-计数器组构成, 芯片各部分的工艺偏差由计数器的数值反映; 整合器模块通过将多个计数器数值进行排序并依次作差, 以减弱芯片固有时延对物理不可克隆函数均匀性与独特性的不良影响; 裁决器模块经预先设计阈值后, 对整合器模块产生的差值进行裁决, 产生最终响应. 在 Xilinx Zynq-7000 Soc ZC702 FPGA 实现上述可调可重构的环形振荡器物理不可克隆函数, 实验结果表明, 均匀性的平均值为 49.36%, 独特性的平均值为 47.07%, 均趋于 50% 的理想值, 取得了令人满意的效果.

关键词: 物理不可克隆函数; 均匀性; 独特性; 整合器; 裁决器
中图分类号: TP492 **DOI:** 10.3724/SP.J.1089.2021.18561

Adjustable and Configurable Ring Oscillator Physical Unclonable Function

Ma Chaofang^{1,2)}, Ye Jing^{1,2)*}, Li Xiaowei^{1,2)}, Li Huawei^{1,2,3)}, and Hu Yu^{1,2)}

¹⁾(State Key Laboratory of Computer Architecture, Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100190)

²⁾(University of Chinese Academy of Sciences, Beijing 100190)

³⁾(Peng Cheng Laboratory, Shenzhen 518000)

Abstract: To cope with the problem that the uniformity and uniqueness of the ring oscillator based physical unclonable function are not ideal, this paper proposed a design of the adjustable and configurable ring oscillator physical unclonable function. The design is composed of configurable ring oscillator module, integration module and judgement module. The configurable ring oscillator module is composed of several independent configurable ring oscillator and counter groups which have the same design. The technological deviation of each part of the chip is reflected by the counter value. In order to reduce the undesirable influence of chip intrinsic delay on the uniformity and uniqueness of physical unclonable function, the integration module arranges and differentiates counter values. The judgment module judges the difference of the integration module by designing the threshold value in advance, and produces the final response. The experimental results show that the proposed design implemented on Xilinx Zynq-7000 Soc ZC702 FPGA has an average uniformity of 49.36% and an average uniqueness of 47.07%, both of which tend to the ideal value of 50%, achieving the expected purpose.

收稿日期: 2020-08-07; 修回日期: 2020-09-29. 基金项目: 国家自然科学基金(61704174, 61532017, 61432017, 61521092). 麻超方(1998—), 男, 硕士研究生, 主要研究方向为硬件安全; 叶靖(1988—), 男, 博士, 副研究员, 硕士生导师, CCF 会员, 论文通讯作者, 主要研究方向为硬件安全、集成电路测试与诊断; 李晓维(1964—), 男, 博士, 研究员, 博士生导师, CCF 会员, 主要研究方向为集成电路测试与诊断、验证、可靠性设计、无线传感网络; 李华伟(1974—), 女, 博士, 研究员, 博士生导师, CCF 高级会员, 主要研究方向为 VLSI 测试、验证和可靠性设计; 胡瑜(1975—), 女, 博士, 研究员, 博士生导师, CCF 会员, 主要研究方向为集成电路测试与诊断、验证、可靠性设计.

Key words: physical unclonable function; uniformity; uniqueness; integration module; judgment module

随着互联网信息化技术的快速发展, 日常生活中智能电子设备的普及, 在极大地提升人们生活质量的同时, 带来了泄露隐私信息的风险, 这向信息安全技术提出了挑战。

传统的密码学对上述问题的解决方法需要依赖存储在非易失性存储器(non-volatile memory, NVM)中的二进制密钥才能实现, 一旦二进制密钥泄露, 系统便毫无安全性可言。近期的研究发现, 攻击者通过多种物理方式可以顺利地窃取存储在NVM中的二进制密钥, 从而窃取设备中存储的重要信息^[1]。

1 研究背景

1.1 PUF 简介

物理不可克隆函数(physical unclonable function, PUF)是一种新型硬件安全原语, 其利用了电路在生产制造过程中不可避免的工艺偏差产生电路的独特标识。通过向电路输入一个激励, 便可以获取一个由工艺偏差决定的响应(response, R)。这样的激励与其相对应的响应称为激励-响应对(challenge-response pair, CRP)。由于电路在制造过程中的工艺偏差难以预测与控制, 即使对于相同设计的电路, 其工艺偏差往往也不相同, PUF的CRP因此也不会相同。同时, 与传统的在NVM中存储二进制密钥的方式相比, PUF具有上电可读取, 掉电即失的特性, 大大提升了其安全性。这些特性使PUF具有广阔的发展前景, 在防伪认证^[2]、密钥生成^[3]和芯片水印^[4]等多个领域已有应用。

根据PUF所具有的CRP数量的多少, 可以将PUF分类为弱PUF和强PUF^[5]。

弱PUF仅具有一个或少量的CRP。静态随机存储器PUF是一种典型的弱PUF设计^[6]。理想情况下, 静态随机存储器单元在上电时默认取值为比特0与比特1的概率相同; 但是由于工艺偏差的影响, 预期设计完全相同的晶体管会存在着包括阈值电压等参数的不同, 使上电时静态随机存储器单元的默认取值有了一定的倾向性。其他的弱PUF还包括蝴蝶PUF^[6]等。

强PUF是指具有大量或指数级数量CRP的PUF。仲裁器PUF是一种典型的强PUF设计, 其利用了具有相同设计的电路的时延差异, 通过设置激励的方式改变电信号传导路径, 从而产生大量

的CRP^[7]。基于仲裁器PUF还有多种变型, 如异或仲裁器PUF^[8]和模糊仲裁器PUF^[9]等。其他的强PUF还包括环形振荡器(ring oscillator, RO) PUF^[8]、动态DRAM PUF^[10]、电流镜PUF^[11]、可重构RO PUF^[12]和混合RO仲裁PUF^[13]等。

衡量PUF性能的好坏有多种指标, 其中, 均匀性和独特性是相当重要的指标。均匀性是指对于同一个PUF, 测试不同的激励, 其响应为比特0或比特1占全部响应的比例, 理想值为50%。独特性是指对于具有相同设计的不同PUF, 对其施加相同的激励, 其响应为比特0或比特1占全部响应的比例, 理想值为50%。

由于存在芯片固有时延、时延路径不对称等因素, 传统RO PUF的均匀性和独特性都与理想值有一定差异。本文提出了可调可重构的RO PUF设计方法来解决这一问题。

1.2 传统 RO PUF

传统RO PUF^[8]是一种典型的强PUF设计方法, 其利用了具有相同设计的RO由于工艺偏差的不同, 导致环路振荡周期有所区别的特点, RO结构如图1所示。

图1 RO结构

传统RO PUF结构如图2所示, 它由2个多路选择器、 N 个设计完全相同的RO, 2个计数器和1个比较器组成。通过对多路选择器输入激励, 便会有2个RO(1个RO对)被选择, 2个计数器分别反映了其振荡频率。计数器数值越大, 振荡频率越高; 反之, 频率越低。使2个RO工作相同的时间, 通过比较器比较计数器的数值, 便可以获得响应。

图2 传统 RO PUF 结构

文献[12]针对传统 RO PUF 做了独特性实验,通过多种策略产生响应,其中最好的独特性为 45.51%,最差仅为 23.17%,与理想值仍存在一定差距.同时,在文献[14]针对传统 RO PUF 的均匀性与独特性不够理想的问题,提出了多种响应提取策略,并依次对所提出的种种提取策略进行实验,最终得出最优的策略.由于文献[14]的提取策略仅是对芯片上位置相近的 RO 进行结合产生响应,而不是在芯片上所有的 RO 中寻找适合的 RO 结合生成输出响应,故 PUF 的均匀性和独特性虽有所提升,但仍不是十分理想;其中,效果最好的提取策略的信息熵约为 0.46.

1.3 可重构 RO PUF

在传统 RO PUF 的基础上,文献[12]提出了可重构 RO PUF,其特点是将传统 RO PUF 的 N 个振荡器改为了 2 个可重构 RO,同时去掉了多路选择器.可重构 RO 和可重构 RO PUF 结构如图 3 所示.

图 3 可重构 RO 和可重构 RO PUF 结构

2 本文设计

针对第 1 节提到的传统 RO PUF 的均匀性与独特性不够理想的问题,本文提出了可调可重构的 RO PUF 设计.以产生 7 比特响应的可调可重构 RO PUF 为例,如图 4 所示,该设计主要包括可重构 RO 模块、整合器模块和裁决器模块.这 3 个模

图 4 可调可重构 RO PUF 结构

块相互协作,实现了保障 RO PUF 的均匀性与独特性尽可能趋于理想值 50%的目的.

2.1 设计原理

对 RO 环路时延进行建模,即

$$T_{\text{delay}} = T_{\text{expect}} + T_{\text{intrinsic}} + T_{\text{variation}} \quad (1)$$

$$f = 1/T_{\text{delay}} \quad (2)$$

其中, T_{delay} 为环路总时延; T_{expect} 为设计时预期振荡延时,对于设计完全一致的 RO, T_{expect} 相同; $T_{\text{variation}}$ 为由工艺偏差引起的环路时延差异,是 PUF 正常工作的核心时延部分; $T_{\text{intrinsic}}$ 为芯片固有时延,即使是同一块晶圆上的芯片,仍存在诸如衬底厚度不一致等现象,人为无法控制,文献[15]的实验展示了 $T_{\text{intrinsic}}$ 对 RO 频率的巨大影响.

对于传统 RO PUF,响应由

$$R = \begin{cases} 0, & \text{if } f_1 > f_2 \\ 1, & \text{otherwise} \end{cases} \quad (3)$$

产生.经过数学变换后, R 可以表示为

$$R = \begin{cases} 0, & T_{\text{delay1}} < T_{\text{delay2}} \\ 1, & \text{otherwise} \end{cases} \quad (4)$$

通过分析不同 RO 环路总时延的差值,可确定 RO PUF 的响应,即

$$T_{\text{delay1}} - T_{\text{delay2}} = \Delta T_{\text{intrinsic}} + \Delta T_{\text{variation}} \quad (5)$$

其中,当差值小于 0 时,输出响应为比特 0;否则为比特 1.

同时,为了使 RO PUF 响应只与工艺偏差相关,使 RO PUF 均匀性和独特性趋于理想值,需要尽可能地减小 2 个 RO 的 $\Delta T_{\text{intrinsic}}$ 的取值.如图 5 所示,横坐标代表 2 个位于同一块芯片上的且具有完全相同设计的可重构 RO,分别为可重构 RO 1 与可重构 RO 2;纵坐标代表振荡频率.由于可重构 RO 存在多种配置情况,因此每个可重构 RO 对应的振荡频率为一个区间,频率段 1 和频率段 2 分别代表 2 个可重构 RO 的振荡频率区间.因为 2 个可重构 RO 在设计上是完全相同的,所以两者的 T_{expect} 是完全一致的.假设 2 个可重构 RO 所处的芯片位置的特性(如衬底厚度等)有较大差别,即 $T_{\text{intrinsic}}$ 有较大差别,即由 $T_{\text{intrinsic}}$ 影响的 2 个可重构 RO 的振荡频率区间几乎没有重合部分,会使由这 2 个 RO 组成的可重构 RO PUF 产生的响应比特无均匀性与独特性可言.因此,需要将 $T_{\text{intrinsic}}$ 接近的可重构 RO 挑选并结合在一起产生响应比特,以减小 $\Delta T_{\text{intrinsic}}$ 的取值. $T_{\text{intrinsic}}$ 直接影响计数器的数值,设计整合器模块将计数器值接近的可重构 RO 组合

在一起, 可减弱 $\Delta T_{\text{intrinsic}}$ 对响应比特均匀性和独特性的不良影响. 同时, 需要设计裁决器模块对经整合器模块处理后的数据进行裁决, 从而产生最终的响应比特.

图5 $T_{\text{intrinsic}}$ 相差很大的2个可重构 RO

2.2 可重构 RO 模块

可重构 RO 模块由多组设计完全一致的可重构 RO-计数器组构成. 本文以产生7比特响应的设计为例, 结构如图6所示.

图6 可重构 RO 模块

为了尽可能地节省芯片面积, RO 采用了如图3所示的可重构 RO. 同时, 为了产生数量尽可能多的 CRP, 将每一个可重构 RO 设计为128输入, 就可以实现最多 2^{128} 个 CRP. 在电路工作时, 每一个可重构 RO 均工作相同的时间, 计数器数值反映了其振荡频率差异.

2.3 整合器模块

整合器模块对可重构 RO 模块产生的计数器数值进行处理. 整合器模块结构如图7所示, 它由标号寄存器、排序电路、数值寄存器和减法器组成.

$T_{\text{intrinsic}}$ 会对计数器数值产生较大影响, $T_{\text{intrinsic}}$ 接近的 RO, 计数器数值也会更接近. 为了减弱 $T_{\text{intrinsic}}$ 对 RO PUF 均匀性和独特性的影响, 在电路工作之前, 预先根据计数器数值的大小, 通过输入调整比特的方式预先为标号寄存器赋值. 例如, 对数值最大的计数器相对应的标号寄存器赋值为 3'b111, 对数值最小的计数器相对应的标号寄存器赋值为 3'b000, 其余的依次类推.

图7 整合器模块

排序电路根据标号寄存器存储的标号, 将与标号寄存器相对应的计数器数值按照标号的顺序依次排列, 并将排列后的数值按照顺序存入数值寄存器中, 排序电路的流程如图8所示.

图8 排序电路流程图

减法器将排序电路按照标号排序的计数器数值两两作差. 经过排序处理, 2 个相邻的数值寄存器受到 $T_{\text{intrinsic}}$ 的影响更为相近, 通过减法运算就可以使 $\Delta T_{\text{intrinsic}}$ 尽可能小, 使 RO PUF 的均匀性与独特性更加理想.

2.4 裁决器模块

裁决器模块的作用是将经整合器模块处理后的数据进行裁决, 产生最终的输出响应. 裁决器模块的结构如图9所示, 它由阈值存储器和比较器组成.

为了保证输出响应的均匀性, 需要在裁决响应时输入阈值调整比特, 其设计方法为: 通过测试一定数量的计数器值, 并经整合器模块处理后, 收集产生的差值, 取各组差值的中位数作为阈值调整比特.

图 9 裁决器模块

根据中位数获得的阈值调整比特与整合器模块产生的差值,用比较器进行比较:若差值小于阈值调整比特,输出为比特 0,其余情况均输出比特 1.依次比较,便可以得出所有的输出响应.

3 实验结果与分析

为了验证所述设计方法的有效性,在 Xilinx Zynq-7000 Soc ZC702 FPGA 开发板上进行实验验证.其中,可重构 RO 模块由 8 个相互独立且设计完全相同的 128 比特可重构 RO-计数器组构成,一共产生 7 比特响应,实现了 7 个 PUF.其中,每个可重构 RO 由 385 个查找表(look up table, LUT)组成,8 个可重构 RO 共由 3080 个 LUT 组成,实现了 7 个 PUF.每当设计上多增加一个可重构 RO,便会多增加一个响应输出比特,即多实现一个 PUF,同时其硬件开销也会增加 385 个 LUT.

实验分为 2 个阶段.第 1 阶段,随机产生一定数量的激励,收集可重构 RO 模块中的计数器数值,并将通过获得的数据计算得出的标号调整比特和阈值调整比特写入标号寄存器和阈值寄存器中.第 2 阶段,在正常工作环境下,随机产生并输入 10^5 个激励,收集产生的响应,分析与计算改善过的 RO PUF 均匀性和独特性的变化.

可调可重构 RO PUF 均匀性实验结果如表 1 所示.

表 1 可调可重构 RO PUF 均匀性实验结果 %

PUF 序号	均匀性
1	49.72
2	49.48
3	48.14
4	49.22
5	49.48
6	49.88
7	49.62
平均值	49.36
方差	0.30

为了分析整合器模块对 RO PUF 独特性的影响,分别计算了以下 2 种情况的可调可重构 RO PUF 的独特性.

(1) 移除整合器模块,直接将可重构 RO 模块与裁决器模块相连.

(2) 不移除整合器模块,仍采取如图 4 所示的可调可重构 RO PUF 结构.

可调可重构 RO PUF 独特性实验结果如表 2 所示.

表 2 可调可重构 RO PUF 独特性实验结果 %

PUF 序号	无整合器	有整合器
1	43.70	49.39
2	36.52	44.83
3	34.39	42.92
4	36.26	47.59
5	36.91	46.63
6	42.88	49.63
7	39.13	48.49
平均值	38.54	47.07
方差	10.70	5.20

由表 1 可知,在 7 组 PUF 中,PUF3 的均匀性最差,为 48.14%;PUF6 的均匀性最接近理想,为 49.88%.7 组 PUF 均匀性的平均值为 49.36%,方差为 0.30.

由表 2 可知,在无整合器的条件下,7 组 PUF 中,PUF3 的独特性最差,为 34.39%;PUF1 的独特性最接近理想,为 43.70%;7 组 PUF 独特性的平均值为 38.54%,方差为 10.70.在加有整合器的条件下,7 组 PUF 中,PUF3 的独特性最差,为 42.92%;PUF6 的独特性最好,为 49.63%;7 组 PUF 独特性的平均值为 47.07%,方差为 5.20.含有整合器的设计相对于无整合器的设计,独特性均值提升了 22.13%,方差降低了 51.40%,从而验证了可调可重构 RO PUF 的有效性.

相比文献[12,14],本文方法在独特性方面有所提升,更趋近于 50%的理想值,具体如表 3 所示.

表 3 与其他方法在独特性方面的对比 %

方法	独特性
文献[12]	最好 45.51
文献[14]	约为 46.00
本文	47.07

同时,本文方法从芯片中所有 RO 中选取产生响应均匀性和独特性最为理想的组合产生输出响

应,与其他工作仅从邻近 RO 中选取组合产生响应相比,取得了更好的效果。

值得注意的是,本文调整比特的写入有多种方法,如可通过只读存储器写入调整比特来提升 PUF 的安全性。

4 结 语

在短短 20 年的发展历程中,PUF 已广泛应用于多个领域,具有广阔的发展前景与应用空间。针对传统 RO PUF 均匀性与独特性不够理想的问题,本文通过对 RO 振荡周期进行数学建模,找到了影响其均匀性与独特性的原因,并提出了可调可重构的 RO PUF 的设计方法。实验结果表明,可调可重构的 RO PUF,其均匀性的平均值为 49.36%,独特性的平均值为 47.07%,均趋于 50%的理想值,取得了一定的效果。今后,将围绕如何使 PUF 产生稳定、可靠的响应比特进行研究。

参考文献(References):

- [1] Rührmair U, Holcomb D E. PUFs at a glance[C] //Proceedings of the Conference on Design, Automation & Test in Europe. Los Alamitos: IEEE Computer Society Press, 2014: Article No.347
- [2] Negka L, Gketsios G, Anagnostopoulos N A, *et al.* Employing blockchain and physical unclonable functions for counterfeit IoT devices detection[C] //Proceedings of the International Conference on Omni-Layer Intelligent Systems. New York: ACM Press, 2019: 172-178
- [3] Tuyls P, Batina L. RFID-tags for anti-counterfeiting[C] //Proceedings of the Cryptographers' Track at the RSA Conference on Topics in Cryptology. Heidelberg: Springer, 2006: 115-131
- [4] Che Wenjie. Research on hardware security techniques based on hardware metering and hardware watermarking[D]. Changsha: Hunan University, 2013(in Chinese)
(车文杰. 基于防伪控制与可验证水印的硬件安全技术研究[D]. 长沙: 湖南大学, 2013)
- [5] Guajardo J, Kumar S S, Schrijen G J, *et al.* FPGA intrinsic PUFs and their use for IP protection[C] //Proceedings of Cryptographic Hardware and Embedded Systems. Heidelberg: Springer, 2007: 63-80
- [6] Kumar S S, Guajardo J, Maes R, *et al.* Extended abstract: the butterfly PUF protecting IP on every FPGA[C] //Proceedings of the IEEE International Workshop on Hardware-Oriented Security and Trust. Los Alamitos: IEEE Computer Society Press, 2008: 67-70
- [7] Lim D, Lee J W, Gassend B, *et al.* Extracting secret keys from integrated circuits[J]. IEEE Transactions on Very Large Scale Integration Systems, 2005, 13(10): 1200-1205
- [8] Suh G E, Devadas S. Physical unclonable functions for device authentication and secret key generation[C] //Proceedings of the 44th ACM/IEEE Design Automation Conference. Los Alamitos: IEEE Computer Society Press, 2007: 9-14
- [9] Ye J, Hu Y, Li X W. OPUF: obfuscation logic based physical unclonable function[C] //Proceedings of the 21st IEEE International On-Line Testing Symposium. Los Alamitos: IEEE Computer Society Press, 2015: 156-161
- [10] Xiong W J, Schaller A, Katzenbeisser S, *et al.* Dynamic physically unclonable functions[C] //Proceedings of the 2019 on Great Lakes Symposium on VLSI. New York: ACM Press, 2019: 311-314
- [11] Kumar R, Burleson W. On design of a highly secure PUF based on non-linear current mirrors[C] //Proceedings of the IEEE International Symposium on Hardware-Oriented Security and Trust. Los Alamitos: IEEE Computer Society Press, 2014: 38-43
- [12] Maiti A, Schaumont P. Improved ring oscillator PUF: an FPGA-friendly secure primitive[J]. Journal of Cryptology, 2011, 24(2): 375-397
- [13] Yanambaka V P, Mohanty S P, Kougianos E, *et al.* PMsec: physical unclonable function-based robust and lightweight authentication in the Internet of medical things[J]. IEEE Transactions on Consumer Electronics, 2019, 65(3): 388-397
- [14] Yu Yifei. The comparison strategies and reconfiguration of ring oscillator physical unclonable functions[D]. Nanjing: Nanjing University of Aeronautics and Astronautics, 2014(in Chinese)
(余益飞. 环形振荡器物理不可克隆函数的比较策略及可重构研究[D]. 南京: 南京航空航天大学, 2014)
- [15] Wu Jin. Research and design of key technology of physical unclonable function based on ring oscillator[D]. Zhengzhou: Information Engineering University, 2018(in Chinese)
(吴缙. 基于环形振荡器的物理不可克隆函数关键技术研究与设计[D]. 郑州: 信息工程大学, 2018)